

计算机组成原理

实验2 运算器设计

2026 · 春

哈工大



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的

- 理解基于Booth算法的整数补码乘法原理
- 掌握使用HDL实现乘法器和向量运算器的方法
- 了解片上系统SoC的基本架构



实验内容

1. 设计Booth乘法器:

- 输入：被乘数、乘数 (8bit) 输出：乘积 (16bit)
- 输入、输出均是补码表示的整数 (有符号整数)
- 不能使用 * 乘法符号，可以使用+加法符号
- 建议通过补码加法实现减法，而不是使用 - 减法运算符

2. 扩展8位补码乘法器到32位，集成到SoC工程，从而实现乘法指令功能

3. 利用补码乘法器，实现MAC乘累加运算器，从而实现MAC4指令

4. 在SoC中仿真测试GEMV算法，记录并分析测试结果

实验原理

被乘数: $[x]_{\text{补}} = x_0x_1x_2 \dots x_n$

乘数: $[y]_{\text{补}} = y_0y_1y_2 \dots y_n$

乘积: $[x \cdot y]_{\text{补}} = 2^n \cdot [z_n]_{\text{补}} + (y_1 - y_0)[x]_{\text{补}}$

其中, 部分积 $[z_{n-i+1}]_{\text{补}} = 2^{-1} \cdot \{(y_{i+1} - y_i) \cdot [x]_{\text{补}} + [z_{n-i}]_{\text{补}}\}$

根据 $y_i y_{i+1}$ 处理部分积:

$y_{i+1} - y_i$	$y_i y_{i+1}$	操 作
0	00、11	部分积右移一位
1	01	部分积加 $[x]_{\text{补}}$, 再右移一位
-1	10	部分积加 $[-x]_{\text{补}}$, 再右移一位

实验原理

例：已知 $x = 0110$ ， $y = 0101$ ，求 $[x \cdot y]_{\text{补}}$

解： $[x]_{\text{补}} = x$,

$[y]_{\text{补}} = y$,

$[-x]_{\text{补}} = 2^{4+1} - [x]_{\text{补}}$
 $= 1010$

$y_i y_{i+1}$	操 作
00、11	部分积右移一位
01	部分积加 $[x]_{\text{补}}$ ，再右移一位
10	部分积加 $[-x]_{\text{补}}$ ，再右移一位

部分积	y_i	y_{i+1}	
0 0 0 0	0	1	0 1
+ 1 0 1 0			0
			$+[-x]_{\text{补}}$
1 0 1 0			
1 1 0 1	0	0	1 0
+ 0 1 1 0			1
			$+ [x]_{\text{补}}$
0 0 1 1	0		
0 0 0 1	1	0	0 1
+ 1 0 1 0			0
			$+ [-x]_{\text{补}}$
1 0 1 1	1	0	
1 1 0 1	1	1	0 0
+ 0 1 1 0			1
			$+ [x]_{\text{补}}$
0 0 1 1	1	1	0
0 0 0 1	1	1	1 0
			0


实验原理

- 乘法器主要包含：

- 寄存器：部分积、乘数、被乘数、计数器
- 组合逻辑：求补、加法、移位、控制逻辑

- 工作原理：

- 求补逻辑产生 $[x]_{\text{补}}$ 、 $[-x]_{\text{补}}$
- 控制逻辑通过判断 $y_i y_{i+1}$ 控制加法的源数据
- 移位逻辑产生新的 $y_i y_{i+1}$
- 计数器控制移位次数



实验原理


- lab2_mul测试工程框架
 - Testbench (testbench.v): 测试模块, 模拟输入输出并进行正确性检查
 - multiplier (multiplier.v): 8位补码乘法器模块 (需要完成)
- Booth乘法器模块I/O接口定义

序号	名称	属性	位宽	含义
1	clk	输入	1	时钟信号
2	x	输入	8	被乘数
3	y	输入	8	乘数
4	start	输入	1	输入就绪信号
5	z	输出	16	乘积
6	busy	输出	1	忙标志信号



实验原理

- Booth乘法器时序




- ① 当start信号拉高时，x、y信号有效且只会存在一个周期
- ② 乘法器接受到start信号的下一个周期拉高busy信号
- ③ 乘法器计算完成时，拉低busy，同时输出运算结果z并一直保持

◆ **要求**：busy信号的高电平时间不得超过10个clk，否则将被判为无效实现


实验原理

- SoC架构 (miniRV_axi工程)
 - 包含CPU、总线、主存、外设
 - CPU通过ALU中的乘法器模块实现乘法指令
 - 除乘法指令外，其余模块均已提供好，不需修改
 - 需将8位乘法器扩展成32位



实验原理

- SoC架构 (miniRV_axi工程)
 - 利用乘法器模块，实现乘累加模块MAC，从而实现MAC4指令
 - 主存可选择使用BMEM或DDR3
 - 测试GEMV在理想主存 (BMEM) 与DDR3下的运行时间区别



实验步骤

1. 在lab2_mul工程，完成8位整数补码乘法器multiplier.v，通过仿真测试
2. 把8位乘法器扩展成32位乘法器，集成到miniRV_axi的SoC工程，并通过mul_test.asm程序的仿真测试
3. 利用乘法器实现MAC乘累加单元，通过mac4_test.asm程序的仿真测试
4. 分别在不同介质的主存（Block Memory、DDR3）下测试GEMV，记录并分析测试结果



验收与提交

- **课上检查内容 (3分)**
 - 8位补码乘法器通过lab2_mul工程的仿真测试: **1分**
 - 乘法器集成到SoC后, 通过mul_test.asm、mac4_test.asm测试: **2分**
- **提交内容 (6分)**
 - 乘法器源文件 (multiplier.v)、乘累加单元源文件 (mac.v) : **2分**
 - 实验报告 (按模板完成; 转成PDF提交) : **4分**
- 将上述文件打包成.zip, 以 “学号_姓名.zip” 命名提交到作业系统
 - ◆ DDL: **5月24日 23:59** (以作业系统为准; 迟交会扣迟交分)
 - ◆ 注意: **如有雷同, 双方均0分!**



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ